日本国特許庁





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 7月 4日

出 額 番 号 Application Number:

特願2000-202690

出 願 人 Applicant (s):

日本電気株式会社


2001年 3月30日

特 許 庁 長 官 Commissioner, Patent Office



Jaj







特2000-202690

【書類名】

特許願

【整理番号】

40410446

【提出日】

平成12年 7月 4日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/60

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

小林 豊

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100104916

【弁理士】

【氏名又は名称】

古溝 聡

【選任した代理人】

【識別番号】

100095407

【弁理士】

【氏名又は名称】 木村 満

【手数料の表示】

【予納台帳番号】

073679

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715824

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

半導体チップと、

一方の面に前記半導体チップを搭載し、前記半導体チップと電気的に接続され た第1の導電性パッドが他方の面に形成されている半導体搭載用基板と、

前記第1の導電性パッド上に形成された半田ボールと、

前記半田ボールに接続された第2の導電性パッドが形成されている実装基板と

前記半導体搭載用基板と前記実装基板との間を埋めるように注入されたアンダーフィル材と、

を備える半導体装置において、

少なくとも前記半導体搭載用基板と前記実装基板とのどちらか一方の、アンダーフィル材と接している面に凹凸が形成されていることを特徴とする半導体装置

【請求項2】

前記凹凸は、第1の導電性パッド上又は第2の導電性パッド上に選択的に形成 されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記凹凸は、スリット状又はディンプル状であることを特徴とする請求項1又 は2に記載の半導体装置。

【請求項4】

半導体チップと、

前記半導体チップを搭載し、前記半導体チップと電気的に接続されたリードフレームと、

前記リードフレームが接続された第3の導電性パッドが形成されている実装基板と、

を備える半導体装置において、

少なくとも前記リードフレームと前記導電性パッドとのどちらか一方の、前記 導電性パッド又は前記リードフレームとの接合部に凹凸が形成されていることを 特徴とする半導体装置。

【請求項5】

半導体搭載用基板の一方の面に第4の導電性パッドを形成する工程と、

前記半導体搭載用基板の一方の面に凹凸を形成する第1の凹凸形成工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第4の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第4の導電性パッド上に半田ボールを形成する工程と、

第4の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第5の導電性パッドとを接続することにより、前記半導体チップを搭載した前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にアンダーフィル材を注入する工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項6】

前記第1の凹凸形成工程は、第4の導電性パッドの表面に選択的に凹凸を形成する工程を備えることを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】

半導体搭載用基板の一方の面に第6の導電性パッドを形成する工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第6の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第6の導電性パッド上に半田ボールを形成する工程と、

第7の導電性パッドが形成されている実装基板の表面に凹凸を形成する第2の 凹凸形成工程と、

第6の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第7の導電性パッドとを接続することにより、前記半導体チップを搭載し

た前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にアンダーフィル材を注入する工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項8】

前記第2の凹凸形成工程は、第7の導電性パッドの表面に選択的に凹凸を形成 する工程を備えることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】

半導体搭載用基板の一方の面に第8の導電性パッドを形成する工程と、

前記半導体搭載用基板の一方の面に凹凸を形成する第3の凹凸形成工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第8の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第8の導電性パッド上に半田ボールを形成する工程と、

第9の導電性パッドが形成されている実装基板の表面に凹凸を形成する第4の 凹凸形成工程と、

第8の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第9の導電性パッドとを接続することにより、前記半導体チップを搭載した前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にアンダーフィル材を注入する工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項10】

前記第3の凹凸形成工程は、第8の導電性パッドの表面に選択的に凹凸を形成する工程を備え、

前記第4の凹凸形成工程は、第9の導電性パッドの表面に選択的に凹凸を形成 する工程を備える、

ことを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】

リードフレームに凹凸部を形成する工程と、

前記リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

前記リードフレームの凹凸部と、実装基板上に形成されている第10の導電性 パッドとを接続することにより、前記半導体チップを搭載した前記リードフレー ムを前記実装基板に実装する工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項12】

リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

実装基板上に形成されている第11の導電性パッドの表面に凹凸を形成する工程と、

前記リードフレームと、凹凸が形成された前記第11の導電性パッドとを接続することにより、前記半導体チップを搭載した前記リードフレームを前記実装基板に実装する工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項13】

リードフレームに凹凸部を形成する工程と、

リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

実装基板上に形成されている第12の導電性パッドの表面に凹凸を形成する工程と、

前記リードフレームの凹凸部と、凹凸が形成された前記第12の導電性パッドとを接続することにより、前記半導体チップを搭載した前記リードフレームを前記実装基板に実装する工程と、

を備えることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に関し、特に、半導体チップを回路基板に実装した半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

電子機器の高機能化、薄型化に伴い、電子部品の高密度集積化、高密度実装化が進んできている。そのため、これらの電子機器に使用される半導体パッケージの小型化、多ピン化が図られている。このような小型化、多ピン化に伴い、半導体パッケージには、ボールグリッドアレイパッケージ (Ball Grid Array Package: BGA)、チップスケールパッケージ (Chip Scale Package: CSP)、半導体ベアパッケージ (Flip Chip Package: FC)といったエリアアレイ型のパッケージ方式が用いられている。

[0003]

これらのパッケージ構造の代表的な例を図9に示す。図9に示すパッケージは、半導体チップ100がワイヤボンディングにより搭載された半導体搭載用基板 (プラスチックやセラミックス、ポリイミド等の絶縁基板101と導体配線102で構成される基板)103が、CSPにより実装基板104に実装されている

[0004]

このような構造のパッケージでは、半導体搭載用基板103と実装基板104 との熱膨張係数の違いによる応力、及び、落下等による衝撃を吸収し、半田接合 部の接続信頼性を確保する目的で、半導体搭載用基板103と実装基板104と の間にアンダーフィル材105が充填されている。

[0005]

【発明が解決しようとする課題】

しかし、アンダーフィル材105に異物等が混入していたり、長期にわたり衝撃が加わったりすると、アンダーフィル材105の密着力は低下し、半導体搭載用基板103又は実装基板104の表面からアンダーフィル材105が剥離(乖離)することがある。

[0006]

アンダーフィル材105が剥離すると、半田ボール106の接合部分に応力が 集中するため、半田ボール106と、半導体搭載用基板103及び実装基板10 4にそれぞれ形成されているパッド107,108との間にクラックが生じ、接 続部が断線してしまう。このように、アンダーフィル材105の密着力が低下す ることにより、半導体装置の動作信頼性は大きく低下する。

[0007]

半導体搭載用基板と実装基板との密着強度を高める方法として、特開昭63-94646号公報に、半導体搭載用基板の所定部、及び、半導体チップを封止している封止樹脂に凹凸を形成した電子装置についての記載がある。前記公報の電子装置は、半導体搭載用基板と、半導体チップを覆っている封止樹脂とに凹凸を設け、半導体チップが搭載された半導体搭載用基板を実装基板の凹部に埋め込んだ装置である。よって、前記公報に記載の技術は、エリアアレイ型のパッケージに用いることはできない。

[0008]

また、特許第2973988号公報に、パッドに凹凸を形成することにより、 ボンディングワイヤの破断を防止した半導体装置についての記載があるが、前記 公報に記載の技術は、アンダーフィル材の剥離を防止したものではない。

[0009]

また、リードフレームに搭載された半導体チップを実装基板に実装した半導体装置では、リードフレームと実装基板のパッドとの線膨張係数(熱膨張係数)が 異なるため、冷熱の衝撃によりリードフレームと実装基板との接合部が乖離する ことがある。

[0010]

本発明は、上記問題点を解決するためになされたものであり、半導体搭載用基板又はリードフレームと実装基板との密着力が高い半導体装置及びその製造方法を提供することを目的とする。

[0011]

また、本発明は、回路動作の信頼性が高い半導体装置及びその製造方法を提供することを目的とする。

[0012]

【課題を解決するための手段】

上記目的を達成するため、本発明の第1の観点に係る半導体装置は、

半導体チップと、

一方の面に前記半導体チップを搭載し、前記半導体チップと電気的に接続され た第1の導電性パッドが他方の面に形成されている半導体搭載用基板と、

前記第1の導電性パッド上に形成された半田ボールと、

前記半田ボールに接続された第2の導電性パッドが形成されている実装基板と

前記半導体搭載用基板と前記実装基板との間を埋めるように注入されたアンダーフィル材と、

を備える半導体装置において、

少なくとも前記半導体搭載用基板と前記実装基板とのどちらか一方の、アンダーフィル材と接している面に凹凸が形成されていることを特徴とする。

[0013]

上記構成とすることにより、半導体搭載用基板とアンダーフィル材との接続面積が大きくなるため、半導体搭載用基板とアンダーフィル材の密着力が高くなる。よって、半導体搭載用基板からアンダーフィル材が剥がれにくくなり、半導体搭載用基板と実装基板との密着力は高まる。また、半導体搭載用基板と実装基板との密着力が高まることから、半田ボールとパッドとの間に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0014]

前記凹凸は、第1の導電性パッド上又は第2の導電性パッド上に選択的に形成されていてもよい。

[0015]

また、前記凹凸は、スリット状又はディンプル状であってもよい。

[0016]

また、本発明の第2の観点に係る半導体装置は、

半導体チップと、

前記半導体チップを搭載し、前記半導体チップと電気的に接続されたリードフレームと、

前記リードフレームが接続された第3の導電性パッドが形成されている実装基板と、

を備える半導体装置において、

少なくとも前記リードフレームと前記導電性パッドとのどちらか一方の、前記 導電性パッド又は前記リードフレームとの接合部に凹凸が形成されていることを 特徴とする。

[0017]

上記構成とすることにより、リードフレームと実装基板との接合部の接続面積が大きくなるため、リードフレームと実装基板とが剥がれにくくなり、リードフレームと実装基板との密着力は高まる。また、リードフレームと実装基板との密着力が高まることから、リードフレームと実装基板との接合部に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0018]

また、本発明の第3の観点に係る半導体装置の製造方法は、

半導体搭載用基板の一方の面に第4の導電性パッドを形成する工程と、

前記半導体搭載用基板の一方の面に凹凸を形成する第1の凹凸形成工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第4の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第4の導電性パッド上に半田ボールを形成する工程と、

第4の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第5の導電性パッドとを接続することにより、前記半導体チップを搭載した前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にアンダーフィル材を注入する工程と、

を備えることを特徴とする。

[0019]

上記構成とすることにより、半導体搭載用基板とアンダーフィル材との接続面積が大きくなるため、半導体搭載用基板とアンダーフィル材の密着力が高くなる。よって、半導体搭載用基板からアンダーフィル材が剥がれにくくなり、半導体搭載用基板と実装基板との密着力は高まる。また、半導体搭載用基板と実装基板との密着力が高まることから、半田ボールとパッドとの間に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0020]

前記第1の凹凸形成工程は、第4の導電性パッドの表面に選択的に凹凸を形成 する工程を備えてもよい。

[0021]

また、本発明の第4の観点に係る半導体装置の製造方法は、

半導体搭載用基板の一方の面に第6の導電性パッドを形成する工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第6の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第6の導電性パッド上に半田ボールを形成する工程と、

第7の導電性パッドが形成されている実装基板の表面に凹凸を形成する第2の 凹凸形成工程と、

第6の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第7の導電性パッドとを接続することにより、前記半導体チップを搭載した前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にア ンダーフィル材を注入する工程と、

を備えることを特徴とする。

[0022]

上記構成とすることにより、実装基板とアンダーフィル材との接続面積が大きくなるため、実装基板とアンダーフィル材の密着力が高くなる。よって、実装基板からアンダーフィル材が剥がれにくくなり、半導体搭載用基板と実装基板との密着力が高まることか

ら、半田ボールとパッドとの間に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0023]

前記第2の凹凸形成工程は、第7の導電性パッドの表面に選択的に凹凸を形成 する工程を備えてもよい。

[0024]

また、本発明の第5の観点に係る半導体装置の製造方法は、

半導体搭載用基板の一方の面に第8の導電性パッドを形成する工程と、

前記半導体搭載用基板の一方の面に凹凸を形成する第3の凹凸形成工程と、

前記半導体搭載用基板の他方の面に半導体チップを搭載し、前記半導体チップ と前記第8の導電性パッドとを電気的に接続する工程と、

前記半導体チップと電気的に接続された前記第8の導電性パッド上に半田ボールを形成する工程と、

第9の導電性パッドが形成されている実装基板の表面に凹凸を形成する第4の 凹凸形成工程と、

第8の導電性パッド上に形成された前記半田ボールと、実装基板上に形成されている第9の導電性パッドとを接続することにより、前記半導体チップを搭載した前記半導体搭載用基板を前記実装基板に実装する工程と、

前記半導体チップを搭載した前記半導体搭載用基板と前記実装基板との間にアンダーフィル材を注入する工程と、

を備えることを特徴とする。

[0025]

上記構成とすることにより、半導体搭載用基板及び実装基板とアンダーフィル材との接続面積が大きくなるため、半導体搭載用基板及び実装基板とアンダーフィル材の密着力が高くなる。よって、半導体搭載用基板及び実装基板からアンダーフィル材が剥がれにくくなり、半導体搭載用基板と実装基板との密着力は高まる。また、半導体搭載用基板と実装基板との密着力が高まることから、半田ボールとパッドとの間に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。



[0026]

前記第3の凹凸形成工程は、第8の導電性パッドの表面に選択的に凹凸を形成する工程を備え、

前記第4の凹凸形成工程は、第9の導電性パッドの表面に選択的に凹凸を形成 する工程を備えてもよい。

[0027]

また、本発明の第6の観点に係る半導体装置の製造方法は、

リードフレームに凹凸部を形成する工程と、

前記リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

前記リードフレームの凹凸部と、実装基板上に形成されている第10の導電性 パッドとを接続することにより、前記半導体チップを搭載した前記リードフレー ムを前記実装基板に実装する工程と、

を備えることを特徴とする。

[0028]

上記構成とすることにより、リードフレームと実装基板との接合部の接続面積が大きくなるため、リードフレームと実装基板とが剥がれにくくなり、リードフレームと実装基板との密着力は高まる。また、リードフレームと実装基板との密着力が高まることから、リードフレームと実装基板との接合部に断線が生じにくくなる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0029]

また、本発明の7の観点に係る半導体装置の製造方法は、

リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

実装基板上に形成されている第11の導電性パッドの表面に凹凸を形成する工程と、

前記リードフレームと、凹凸が形成された前記第11の導電性パッドとを接続することにより、前記半導体チップを搭載した前記リードフレームを前記実装基板に実装する工程と、

を備えることを特徴とする。

 \bigcirc

[0030]

また、本発明の8の観点に係る半導体装置の製造方法は、

リードフレームに凹凸部を形成する工程と、

リードフレーム上に半導体チップを搭載し、前記半導体チップと前記リードフレームとを電気的に接続する工程と、

実装基板上に形成されている第12の導電性パッドの表面に凹凸を形成する工程と、

前記リードフレームの凹凸部と、凹凸が形成された前記第12の導電性パッド とを接続することにより、前記半導体チップを搭載した前記リードフレームを前 記実装基板に実装する工程と、

を備えることを特徴とする。

[0031]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を用いて説明する。

[0032]

(第1の実施の形態)

第1の実施の形態の半導体装置は、図1 (d) に示すように、CSP (Chip S cale Package) を用いて半導体チップをパッケージしたものであり、半導体搭載用基板10と、半導体チップ20と、実装基板30とを備える。

[0033]

半導体搭載用基板10は、周縁部に複数のスルーホール12が形成された単層のガラスエポキシ基板11と、ガラスエポキシ基板11の一方の面に形成されたランド13と、ガラスエポキシ基板11のもう一方の面に形成され、スルーホール12を介してランド13と接続された銅配線(パッド)14と、銅配線14上に形成された半田ボール24とを備える。銅配線14上及びランド13上にはソルダーレジスト15が形成されている。また、銅配線14上に形成されているソルダーレジスト15の表面には凹凸が形成されている。

[0034]

半導体チップ20は、半導体搭載用基板10の中央部にダイボンド材16により接着されており、半導体チップ20上に形成されているパッド(図示しない)とランド13とが金線(ボンディングワイヤ)21により接続されている。また、半導体チップ20、金線21、ランド13は封止樹脂22により封止されている。

[0035]

実装基板30の半導体搭載用基板10と対向する面には、パッド31が形成されており、パッド31は半田ボール24に接続されている。

[0036]

半導体搭載用基板10と実装基板30との間には、アンダーフィル材32が充填されている。

[0037]

上記半導体装置を製造する方法を以下に示す。

[0038]

まず、図1(a)に示すように、ガラスエポキシ基板11の周縁部に、フォトリソグラフィやレーザ等を用いてスルーホール12を形成する。次に、スルーホール12内を含むガラスエポキシ基板11の両面に銅膜を形成する。次いで、銅膜をエッチングして、ガラスエポキシ基板11の一方の面にランド13を形成し、もう一方の面に銅配線14を形成する。ランド13及び銅配線14を形成後、スルーホール12内を含むガラスエポキシ基板11の両面にソルダーレジスト15を形成する。ソルダーレジスト15形成を後、ランド13上のソルダーレジスト15をエッチング除去し、ダイボンド材16を用いて半導体チップ20をガラスエポキシ基板11の中心部に接着する。続いて、半導体チップ20上に形成されているパッドと、ランド13とを金線21で接続する。その後、半導体チップ20、金線21、ランド13を封止樹脂22を用いて封止する。

[0039]

次に、図1(b)に示すように、銅配線14上に形成されているソルダーレジスト15をバフブラシ等を用いて機械的に研磨し、粗化する。これにより、半導体搭載用基板10の表面に凹凸が形成される。その後、半導体搭載用基板10の

表面を洗浄液を用いて洗浄する。

[0040]

次に、銅配線14上に半田ボール24を形成するため、図1(c)に示すように、ソルダーレジスト15をエッチングし、銅配線14に通じるコンタクトホール23を形成する。続いて、半田を銅配線14に熱圧着することにより、銅配線14に接続した半田ボール24を形成する。

[0041]

次に、図1(d)に示すように、半導体搭載用基板10と実装基板30とを対向させ、半導体搭載用基板10の半田ボール24と、それに対応する実装基板30のパッド31との位置を正確に合わせ、リフロー処理を施し、実装基板30のパッド31に半田ボール24を接続する。

[0042]

最後に、半導体搭載用基板10と実装基板30との間にアンダーフィル材32 を注入し、硬化させる。

[0043]

以上説明したように、半導体搭載用基板10の表面に凹凸を形成することにより、アンダーフィル材32との接触面積が増加するため、半導体搭載用基板10とアンダーフィル材32との密着力は高まる。よって、落下や曲げ、冷熱等の衝撃によるアンダーフィル材32の剥離を抑制することができる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0044]

上記実施の形態では、半導体搭載用基板10に、ガラスエポキシ基板11を用いたが、プラスチック基板、ポリイミドテープ基板、セラミック基板等、他の絶縁基板を用いることも可能である。また、上記実施の形態では、配線及びランドに銅、ワイヤボンディングに金線を用いたが、他の導電性物質を用いてもよい。

[0045]

また、上記実施の形態では、ランド13及び銅配線14を形成後、ガラスエポキシ基板11の両面にソルダーレジスト15を形成し、その表面を粗化したが、ランド13の間や銅配線14の間を気密封止し、容易に粗化することができるも



のであれば、ソルダーレジストに限らない。

[0046]

上記実施の形態では、単層の半導体搭載用基板10を用いたが、多層配線の半 導体搭載用基板を用いてもよい。また、半導体チップ20を2個以上積み重ねて 半導体搭載用基板10に搭載してもよい。

[0047]

上記実施の形態では、CSPを用いたが、BGA (Ball Grid Array) やFC (Flip Chip) 等を用いてもよい。

[0048]

上記実施の形態では、半導体搭載用基板10を機械的に研磨したが、ソフトエッチングにより化学的に研磨し、粗化することも可能である。

[0049]

また、上記実施の形態では、半導体搭載用基板10を粗化したが、図2(a)に示すように、実装基板30を粗化してもよい。また、図2(b)に示すように、半導体搭載用基板10と実装基板30との両方を粗化してもよい。

[0050]

さらに、半導体搭載用基板 1 0 の表面又は実装基板 3 0 の表面を単に粗化するのではなく、図 3 (a), (b)に示すように、スリットやディンプルなどの形状に加工してもよい。

[0051]

(第2の実施の形態)

次に、第2の実施の形態について図面を用いて説明する。

[0052]

第2の実施の形態の半導体装置は、第1の実施の形態の半導体装置と実質的に同一であり、図4(d)に示すように、半導体搭載用基板40と、半導体チップ50と、実装基板60とを備える。但し、実装基板60に対向する半導体搭載用基板40の表面に凹凸は形成されておらず、銅配線(パッド)45の表面(半田ボール53との接合部)に凹凸が形成されている。

[0053]

以下に、第2の実施の形態の半導体装置の製造方法について説明する。

[0054]

まず、図4(a)に示すように、ガラスエポキシ基板41の周縁部に、フォトリソグラフィやレーザ等を用いてスルーホール42を形成し、続いて、スルーホール42内を含むガラスエポキシ基板41の両面に銅膜43を形成する。次に、ガラスエポキシ基板41の一方の面(銅配線45を形成する面)に形成されている銅膜43の表面をバフブラシ等を用いて機械的に研磨し、粗化する。その後、粗化した銅膜の表面を洗浄液を用いて洗浄する。

[0055]

次に、銅膜43をエッチングして、図4(b)に示すように、ガラスエポキシ基板41の一方の面(銅膜43を粗化していない面)にランド44を形成し、もう一方の面(銅膜43を粗化した面)に銅配線45を形成する。続いて、コンタクトホール47内を含むガラスエポキシ基板41の両面にソルダーレジスト46を形成し、ランド44上及び銅配線45上のソルダーレジスト46をエッチングして、銅配線45に通じるコンタクトホール47を形成する。これにより、粗化された銅配線45の表面が露出する。


[0056]

次に、図4(c)に示すように、ダイボンド材48を用いて半導体チップ50をガラスエポキシ基板41の中心部に接着する。続いて、半導体チップ50上に形成されているパッドと、ランド44とを金線51で接続し、半導体チップ50、金線51、ランド44を封止樹脂52を用いて封止する。その後、半田を銅配線45に熱圧着することにより、表面が粗化された銅配線45に接続した半田ボール53を形成する。

[0057]

次に、図4(d)に示すように、半導体チップ50が搭載された半導体搭載用基板40を実装基板60に実装するため、半導体搭載用基板40の半田ボール53と、それに対応する実装基板60のパッド61との位置合わせを行い、リフロー処理を施し、実装基板60のパッド61に半田ボール53を接続する。

[0058]





最後に、半導体搭載用基板40と実装基板60との間にアンダーフィル材62 を注入し、硬化させる。

[0059]

以上に説明したように、銅配線(パッド)45の表面に凹凸を形成することにより、半田ボール53との接触面積が増加するため、パッド45と半田ボール53との密着力は高まる。よって、落下や曲げ、冷熱等の衝撃によってパッド45と半田ボール53との間に生じるクラックを抑制することができる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0060]

上記実施の形態では、銅配線45を形成する前に、銅膜43の表面を粗化したが、銅配線45上にソルダーレジスト46を形成し、ソルダーレジスト46をエッチングして銅配線45の表面を露出すると共に、銅配線45の表面を粗化することも可能である。

[0061]

上記実施の形態では、半導体搭載用基板40のパッド45に凹凸を形成したが、図5(a)に示すように、実装基板60のパッド61に凹凸を形成してもよい。また、図5(b)に示すように、半導体搭載用基板40及び実装基板60の両方のパッド45,61に凹凸を形成してもよい。

[0062]

(第3の実施の形態)

次に、第3の実施の形態について図面を用いて説明する。

[0063]

第3の実施の形態の半導体装置は、図8(b)に示すように、リードフレーム70と、半導体チップ80と、実装基板90とを備える。

[0064]

リードフレーム70には、インナーリード71とアウターリード72とが形成 されており、その中央部にダイボンド材73を用いて半導体チップ80が接続さ れている。インナーリード71には、金メッキ(図示しない)が施されており、 その金メッキが施されている部分と半導体チップ80上に形成されているパッド 81とが金線(ボンディングワイヤ)で接続されている。アウターリード72は、実装基板90のパッド91と接続しており、その接合面には凹凸が形成されている。

[0065]

以下に、第3の実施の形態の半導体装置の製造方法について説明する。

[0066]

まず、リードフレーム70のアウターリード形成予定領域の一方の面をバフブラシ等を用いて機械的に研磨し、粗化する。これにより、図6(b)に示すように、リードフレーム70の所定部に凹凸が形成される。続いて、金型等を用いてリードフレーム70を加工し、図6(a)に示すように、インナーリード71とアウターリード72を形成する。その後、インナーリード71の、半導体チップ80と電気的に接続される領域に銀メッキを施す。

[0067]

次に、図7に示すように、ダイボンド材73を用いて半導体チップ80をリードフレーム70の中心部に接着し、さらに、半導体チップ80上に形成されているパッド81と、インナーリード71とを金線81で接続する。その後、半導体チップ80及び金線81を封止樹脂82を用いて封止する。

[0068]

次に、図8(a)に示すように、金型等を用いて、リードフレーム70の不要な部分を打ち抜き、アウターリード72の所定部分を曲げる。

[0069]

最後に、図8(b)に示すように、半導体チップ80が搭載されたリードフレーム70を実装基板90に実装するため、リードフレーム70と実装基板90との位置合わせを行い、熱圧着して、アウターリード72と実装基板90のパッド91とを接続する。

[0070]

以上説明したように、アウターリード72に凹凸を形成することにより、アウターリード72と実装基板90のパッド91との接触面積が広くなるため、リードフレーム70と実装基板90との密着力は高まる。よって、落下や曲げ、冷熱

等の衝撃によってリードフレーム70と実装基板90との接合部に生じるクラックを抑制することができる。従って、回路動作の信頼性が高い半導体装置が得られる。

[0071]

上記実施の形態では、リードフレーム70の実装基板90との接合部を粗化したが、実装基板90のパッド91を粗化してもよい。また、リードフレーム70及びパッド91の両方を粗化してもよい。

[0072]

本発明の半導体装置及びその製造方法は、上記第1から第3の実施の形態に限 定されるものではなく、上記実施の形態から種々の修正及び変更を施した半導体 装置及びその製造方法も本発明の範囲に含まれる。

[0073]

【発明の効果】

以上説明したように、本発明の半導体装置の製造方法を用いることにより、半 導体搭載用基板又はリードフレームと実装基板との密着力が高い半導体装置が得 られる。また、回路動作の信頼性が高い半導体装置が得られる。

【図面の簡単な説明】

【図1】

第1の実施の形態の半導体装置の断面図である。

【図2】

第1の実施の形態の変形例の断面図である。

【図3】

第1の実施の形態の変形例の断面図である。

【図4】

第2の実施の形態の半導体装置の断面図である。

【図5】

第2の実施の形態の変形例の断面図である。

【図6】

(a)は、第3の実施の形態の半導体装置に用いられるリードフレームの平面

特2000-202690

図であり、(b)は、第3の実施の形態の半導体装置に用いられるリードフレームの断面図である。

【図7】

第3の実施の形態の半導体装置の平面図である。

【図8】

第3の実施の形態の半導体装置の断面図である。

【図9】

従来の半導体装置の断面図である。


【符号の説明】

| | | 7 12 .2 .> ma./27 | |
|---|----|-------------------|-----------|
| 1 | 0, | 4 0 | 半導体搭載用基板 |
| 1 | 1, | 4 1 | ガラスエポキシ基板 |
| 1 | 2, | 4 2 | スルーホール |
| 2 | 3, | 4 7 | コンタクトホール |
| 2 | 4, | 5 3 | 半田ボール |
| 1 | 3, | 4 4 | ランド |
| 1 | 4. | 4 5 | 銅配線 (パッド) |

| 1 | 5, | 4 6 | ソルダーレジスト |
|---|----|-----|----------|
| | _ | | |


- 16,48 ダイボンド材
- 20,50,80 半導体チップ 21,51,81 金線(ボンディングワイヤ)
- 22, 52, 82 封止樹脂
- 30,60,90 実装基板
- 31, 61, 91 パッド
- 32,62 アンダーフィル材





【書類名】 図面


【図1】










【図2】





【図3】










【図4】
















【図5】














[図7]





【図8】





【図9】







【書類名】 要約書

【要約】

【課題】 半導体搭載用基板と実装基板との密着力が高い半導体装置及びその製造方法を提供する。

【解決手段】 ガラスエポキシ基板11の表面にランド13と銅配線14とを有し、ランド13及び銅配線14上にソルダーレジスト15が形成されている半導体搭載用基板10の一面を粗化し、他面に半導体チップ20を搭載する。ソルダーレジスト15に銅配線14に通じるスルーホール23を形成し、表面が露出した銅配線14上に半田ボール24を形成する。半田ボール24を実装基板30のパッドに熱圧着し、半導体搭載用基板10と実装基板30との間にアンダーフィル材32を注入する。半導体搭載用基板10の表面は粗化されているため、アンダーフィル材32との接続面積は大きく、半導体搭載用基板10と実装基板30との密着力は高まる。

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名 日本電気株式会社